全加器与数据选择器--数字电路教案

详细内容

全加器和数据选择器是组合逻辑器件。

组合逻辑电路的特点：不具备记忆功能。

门电路及由门电路组成的逻辑电路都是组合逻辑电路。

一 全加器

能够实现加法运算的电路叫做加法器。

1、半加器

两个1位二进制数相加，不考虑低位来的进位称为半加，实现半加操作的电路称为半加器。

2、全加器

两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。

实现多位二进制数相加的电路称为加法器。

(1)、串行进位加法器

构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。

特点：进位信号是由低位向高位逐级传递的，速度不高。

(2)、并行进位加法器（超前进位加法器）

二、数据选择器

数据选择器的基本逻辑功能是在一些选择信号的控制下，从若干路数据中选出一路输出。又称多路选择器或多路开关。

四选一数据选择器原理图

4选1数据选择器真值表

2. 集成数据选择器

集成双4选1数据选择器74LS153

选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。